



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2003-0030790  
Application Number

출원 년 월 일 : 2003년 05월 15일  
Date of Application MAY 15, 2003


출원인 : 삼성전자주식회사  
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 09 월 29 일

특 허 청

COMMISSIONER



## 【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2003.05.15
【발명의 명칭】	액정표시장치
【발명의 영문명칭】	LIQUID CRYSTAL DISPLAY DEVICE
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	박영우
【대리인코드】	9-1998-000230-2
【포괄위임등록번호】	1999-030203-7
【발명자】	
【성명의 국문표기】	유영훈
【성명의 영문표기】	Y00,Young Hoon
【주민등록번호】	740828-1058518
【우편번호】	442-725
【주소】	경기도 수원시 팔달구 영통동 벽적골8단지 벽적주공아파트 832동 12 03호
【국적】	KR
【발명자】	
【성명의 국문표기】	김장수
【성명의 영문표기】	KIM,Jang Soo
【주민등록번호】	671223-1348215
【우편번호】	442-741
【주소】	경기도 수원시 팔달구 영통동 황골마을 쌍용아파트 250동 1302호
【국적】	KR
【발명자】	
【성명의 국문표기】	류혜영
【성명의 영문표기】	RYU,Hye Young
【주민등록번호】	760624-2024313

【우편번호】 136-841  
【주소】 서울특별시 성북구 정릉1동 16-96  
【국적】 KR  
【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인  
박영우 (인)  
【수수료】  
【기본출원료】 20 면 29,000 원  
【가산출원료】 41 면 41,000 원  
【우선권주장료】 0 건 0 원  
【심사청구료】 0 항 0 원  
【합계】 70,000 원  
【첨부서류】 1. 요약서·명세서(도면)\_1통

**【요약서】****【요약】**

제조 공정을 단순화시키고, 제조 원가를 감소시킨 액정표시장치가 개시되어 있다. 화소 전극을 갖는 제 1 기판 및 제 1 기판의 화소전극과 마주보며 공통 전극이 형성된 제 2 기판의 사이에 절연체 및 상기 제 1 기판으로 인가된 공통전압을 공통전극으로 인가하기 위해 절연체를 덮는 도전체가 개재된다. 절연체는 제 1 기판 및 제 2 기판 중 어느 하나에 형성되는 컬러 필터를 형성하는 과정 중 함께 형성하거나, 제 1 기판과 제 2 기판의 셀 갭을 유지하기 위한 기동형 스페이서로 사용할 수 있다. 이로써, 금 스페이서 등을 이용하여 제 1 기판으로부터 제 2 기판으로 공통전압을 인가하는 것 보다 제조 공정이 간단하며, 제 1 기판으로부터 제 2 기판으로 공통전압을 인가하기 위한 제조 비용을 크게 단축시킬 수 있는 장점을 갖는다.

**【대표도】**

도 1

**【색인어】**

액정표시장치, 화소전극, 공통전극

【명세서】

【발명의 명칭】

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

【도면의 간단한 설명】

도 1은 본 발명의 제 1 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 2는 본 발명의 제 2 실시예에 의한 액정표시장치를 도시한 평면도이다.

도 3은 도 2의 A 부분 확대도이다.

도 4는 도 2의 B 부분 확대도이다.

도 5는 도 2의 V-V를 따라 절단한 단면도이다.

도 6a 및 도 6b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 게이트 버스 라인 및 게이트 전극부를 제조하는 과정을 도시한 공정도이다.

도 7a 및 도 7b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 채널층을 제조하는 과정을 도시한 공정도이다.

도 8a 및 도 8b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 화소전극을 형성하는 것을 도시한 공정도이다.

도 9a 및 도 9b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 블랙 매트릭스 박막을 형성하는 것을 도시한 공정도이다.

도 10a 및 도 10b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 레드 컬러필터 및 레드 컬러필터 박막을 형성하는 것을 도시한 공정도이다.

도 11a 및 도 11b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 그린 컬러필터 및 그린 컬러필터 박막을 형성하는 것을 도시한 공정도이다.

도 12a 및 도 12b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 블루 컬러필터 및 블루 컬러필터 박막을 형성하는 것을 도시한 공정도이다.

도 13은 본 발명의 제 2 실시예에 의해 제 2 투명기판에 공통전극 및 도전체가 형성된 것을 도시한 공정도이다.

도 14는 본 발명의 제 3 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 15는 본 발명의 제 4 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 16은 본 발명의 제 5 실시예에 의한 액정표시장치의 개념도이다.

도 17은 본 발명의 제 6 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 18은 본 발명의 제 7 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 19는 본 발명의 제 8 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 20은 본 발명의 제 9 실시예에 의한 액정표시장치를 도시한 개념도이다.

도 21은 본 발명의 제 10 실시예에 의한 액정표시장치를 도시한 개념도이다.

#### 【발명의 상세한 설명】

#### 【발명의 목적】

#### 【발명이 속하는 기술분야 및 그 분야의 종래기술】

<22> 본 발명은 액정표시장치에 관한 것으로, 특히 제조 공정을 단순화 및 생산 코스트를 감소시킨 액정표시장치에 관한 것이다.

- <23> 일반적으로, 액정표시장치(Liquid Crystal Display device, LCD)는 액정(Liquid Crystal, LC)으로 영상을 디스플레이 한다. 영상을 디스플레이하기 위해, 액정표시장치는 액정 표시패널(Liquid Crystal Display panel, LCD panel) 또는 액정표시패널로 광을 공급하는 백라이트 어셈블리(back-light assembly)를 필요로 한다. 액정표시패널은 제 1 기판(first substrate), 제 2 기판(second substrate) 및 제 1 기판과 제 2 기판의 사이에 개재된 액정을 포함한다.
- <24> 제 1 기판에는 복수개로 이루어진 제 1 전극(first electrode)들이 배치되고, 제 2 기판에는 제 1 전극들과 마주보는 제 2 전극(second electrode)이 배치된다. 제 1 전극들로는 서로 다른 레벨을 갖는 화소전압이 인가되고, 제 2 전극으로는 일정한 레벨을 갖는 공통전압이 인가된다. 액정은 제 1 전극들 및 제 2 전극의 사이에 형성된 전기장(electric field)의 차이에 의하여 서로 다르게 배열된다.
- <25> 이때, 화소전압 및 공통전압은 제 1 기판으로 함께 인가된다. 이들 중 화소전압은 제 1 전극들로 인가되고, 기판으로 인가된 공통전압은 제 1 기판과 제 2 기판을 연결하는 도전성 스페이서(conductive spacer)에 의하여 제 1 기판으로부터 제 2 기판으로 인가된다. 도전성 스페이서는 금(Au)이 포함된 페이스트 형태로 제 1 기판의 복수곳에 도포된다.
- <26> 그러나 이처럼 도전성 스페이서를 사용하여 제 1 기판으로부터 제 2 기판으로 공통전압을 인가할 경우, 도전성 스페이서의 도포에 많은 시간이 소요되고, 도전성 스페이서가 퍼지면서 액정표시장치를 빈번하게 오염시킨다. 또한, 금이 포함된 도전성 스페이서로 인한 액정표시장치의 생산 코스트가 크게 증가되는 문제점도 함께 갖는다.

## 【발명이 이루고자 하는 기술적 과제】

<27> 따라서 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 목적은 액정표시패널의 제 1 기판에 인가된 공통전압을 제 2 기판의 공통전극으로 인가하는 구조를 변경하여 액정표시패널의 오염 방지, 생산 코스트 및 제작 시간을 크게 감소시킨 액정표시장치를 제공하는다.

## 【발명의 구성 및 작용】

<28> 이와 같은 본 발명의 목적을 구현하기 위하여 본 발명에 의한 액정표시장치는 제 1 투명 기판에 화소전압이 인가되는 화소전극을 갖는 화소를 포함하는 제 1 표시영역 및 제 1 표시영역을 감싸는 제 1 주변영역이 형성된 제 1 기판, 제 2 투명기판에 제 1 표시영역과 마주보는 공통전극이 형성된 제 2 표시영역 및 제 1 표시영역을 감싸는 제 2 주변영역이 형성된 제 2 기판, 제1 주변영역과 제2 주변영역 사이에 개재된 절연체 및 상기 절연체를 매개로 제1 주변영역으로 인가된 공통전압을 공통전극으로 인가하기 위한 도전체를 포함하는 공통전압 인가부재 및 제1 기판 및 제2 기판 사이에 배치된 액정을 포함하는 액정표시장치를 제공한다.

<29> 본 발명에 의하면, 액정표시장치의 제 1 기판으로 인가된 공통전압을 절연체 및 절연체에 감싸여진 도전체를 이용하여 제 1 기판과 마주보는 제 2 기판에 형성된 공통전극으로 인가하여 액정표시장치를 제조하는 공정을 단순화시키고, 액정표시장치의 생산 코스트를 감소시킨다.

<30> 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

<31> 실시예 1



- <32> 도 1은 본 발명의 제 1 실시예에 의한 액정표시장치를 도시한 개념도이다.
- <33> 도 1을 참조하면, 액정표시장치(600)는 제 1 기판(100), 제 2 기판(200), 공통전압 인가부재(300) 및 액정(400)을 포함한다. 제 1 기판(100) 및 제 2 기판(200)은 상호 마주보도록 배치되며, 공통전압 인가부재(300) 및 액정(400)은 제 1 기판(100) 및 제 2 기판(200)의 사이에 개재된다.
- <34> 제 1 기판(100)은 제 1 투명기판(110) 및 제 1 투명기판(110)에 형성된 화소(pixel;120)를 포함한다. 화소(120)는 제 1 기판(110)의 제 1 표시영역에 매트릭스 형상으로 복수개가 형성되며, 제 1 표시영역은 제 1 주변영역에 의하여 감싸여 진다. 제 1 표시영역에 배치된 화소(120)는 매트릭스 형태로 배치되고, 화소전압이 인가되는 화소전극(129)을 포함한다. 제 1 투명기판(110)에는 제 1 주변영역으로부터 제 1 표시영역으로 화소전압을 인가하는 화소전압 인가선 및 제 1 주변영역으로 공통전압을 인가하는 공통전압 인가 라인(190)이 배치된다.
- <35> 제 2 기판(200)은 제 2 투명기판(210) 및 제 2 투명기판(210)에 형성된 공통전극(common electrode;220)을 포함한다. 제 2 기판(200)은 제 1 기판(100)의 제 1 표시영역과 마주보는 제 2 표시영역 및 제 2 표시영역을 감싸는 제 2 주변영역을 포함한다. 공통전극(220)은 제 2 기판(200)의 제 2 표시영역 및 제 2 주변영역의 일부에 형성된다. 공통전극(220)에는 제 1 기판(100)의 공통전압 인가 라인(190)으로 인가된 공통전압이 인가된다.
- <36> 이와 같은 구성을 갖는 제 1 기판(100) 및 제 2 기판(200)은 화소전극(120) 및 공통전극(220)이 마주보도록 배치된다.
- <37> 공통전압 인가부재(300)는 마주보도록 배치된 제 1 기판(100) 및 제 2 기판(200)의 사이에 개재되며, 제 1 기판(100)의 제 1 주변영역으로 인가된 공통전압을 제 2 기판의 공통전극

(220)으로 인가한다. 공통전압 인가부재(300)는 바람직하게 제 1 기판(100)의 제 1 주변영역 및 제 2 기판(200)의 제 2 주변영역의 사이에 배치된다. 공통전압 인가부재(300)는 제 1 주변영역에 형성되거나, 제 2 주변영역에 형성될 수 있다. 공통전압 인가부재(300)는 절연체(350)와 절연체(350)의 표면에 형성된 도전체(390)로 이루어진다. 절연체(350)는 제 1 기판(100) 또는 제 2 기판(200)을 제작하는 과정 중 형성되며, 바람직하게 광과 반응하는 감광물질로 제작된다. 도전체(390)는 절연체(350)의 표면에 형성되며 바람직하게 공통전극 또는 화소전극을 제작하는 과정 중 형성된다.

<38> 액정(400)은 제 1 기판(100)의 화소전극(120) 및 제 2 기판(200)의 공통전극(220)의 사이에 개재된다. 액정(400)은 제 1 기판(100)의 화소전극(120)으로 인가된 화소전압 및 제 1 기판(100)으로부터 공통전압 인가부재(300)를 통해 공통전극(220)으로 인가된 공통전압의 전계차에 의해 국부적으로 서로 다른 배열을 갖는다.

<39> 본 실시예에 의하면, 별도의 추가 공정 없이 액정표시장치를 제조하는 과정에서 제 1 기판으로 인가된 공통전압을 제 2 기판으로 인가할 수 있도록 하여 제조 공정을 단순화시키고, 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있는 장점을 갖는다.

<40> 실시예 2

<41> 도 2는 본 발명의 제 2 실시예에 의한 액정표시장치를 도시한 평면도이다. 도 3은 도 2의 A 부분 확대도이다. 도 4는 도 2의 B 부분 확대도이다. 도 5는 도 2의 V-V를 따라 절단한 단면도이다.

- <42> 도 2를 참조하면, 액정표시장치(600)는 제 1 기판(100), 제 2 기판(200), 전원인가부재(300) 및 액정(400)을 포함한다.
- <43> 도 5를 참조하면, 제 1 기판(100)은 제 1 표시영역 및 제 1 표시영역을 감싸는 제 1 주변영역을 포함하는 제 1 투명기판(110), 화소(120)를 포함한다. 화소(120)는 제 1 표시영역에 배치된다.
- <44> 도 3을 참조하면, 각 화소(120)는 제 1 표시영역에 복수개가 매트릭스 형태로 배치된다. 예를 들어, 액정표시장치(600)의 해상도가 1024 × 68일 때, 화소(120)는 제 1 투명기판(110)에 1024 × 68 × 3 개의 개수로 형성된다.
- <45> 화소(120)는 게이트 버스 라인(gate bus line;121), 데이터 버스 라인(data bus line;122), 박막 트랜지스터(Thin Film Transistor, TFT;128) 및 화소전극(129)을 포함한다.
- <46> 도 2 및 도 3을 참조하면, 게이트 버스 라인(121)은 제 1 주변영역으로부터 제 1 표시영역을 통과하여 제 1 방향으로 상호 평행하게 형성된다. 예를 들어, 게이트 버스 라인(121)은 액정표시장치(600)의 해상도가 1024 × 68일 때, 768 개의 개수로 형성된다. 이때, 768 개의 게이트 버스 라인(121)은 256개의 게이트 버스 라인 단위로 그룹핑 되어 제 1 주변영역에서 게이트 버스 라인 채널(121a)을 이룬다. 따라서, 제 1 주변영역에는 약 3 개의 게이트 버스 라인 채널(121a)이 형성된다. 각 게이트 버스 라인 채널(121a)에는 구동신호가 인가되는 게이트 테이프 캐리어 패키지(gate Tape Carrier Package, TCP)가 연결된다.
- <47> 데이터 버스 라인(122)은 게이트 버스 라인(121)과 절연되며, 제 1 방향과 직교하는 제 2 방향으로 형성된다. 데이터 버스 라인(122)은 제 1 주변영역으로부터 제 1 표시영역으로 연장된다. 데이터 버스 라인(122)은 액정표시장치(600)의 해상도가 1024 × 68일 때 1024 × 3 개의

개수로 형성된다. 이때, 1024 × 8 개의 데이터 버스 라인(122)은 256개의 데이터 버스 라인 단위로 그룹핑 되고, 제 1 주변영역에는 데이터 버스 라인 채널(122a)이 형성된다. 제 1 주변영역에는 약 12 개의 데이터 버스 라인 채널(122a)이 형성된다. 각 데이터 버스 라인 채널(122a)에는 구동신호가 인가되는 데이터 테이프 캐리어 패키지(data Tape Carrier Package, TCP)가 연결된다.

<48> 도 3을 참조하면, 박막트랜지스터(128)는 게이트 전극부(G), 소스 전극부(S), 드레인 전극부(D), 채널층(C)으로 이루어진다. 게이트 전극부(G)는 게이트 버스 라인(121)으로부터 연장되고, 소스 전극부(S)는 데이터 버스 라인(122)으로부터 연장된다. 채널층(C)은 게이트 전극부(G)와 절연된 상태로 게이트 전극부(G)의 상면에 배치된다. 채널층(C)은 게이트 전극부(G)에 인가된 전압이 인가되면 도전체 특성을 갖고, 게이트 전극부(G)에 전압이 인가되지 않으면 부도체 특성을 갖는다. 채널층(C)에는 소스 전극부(S) 및 드레인 전극부(D)가 절연된 상태로 연결된다.

<49> 화소전극(129)은 각 박막트랜지스터(128)의 드레인 전극부(D)에 연결되며, 투명하면서 도전성인 산화 주석 인듐 물질(Indium Tin Oxide material, ITO) 또는 산화 아연 인듐 물질(Indium Zinc Oxide material, IZO)로 형성된다.

<50> 도 4를 참조하면, 제 1 기판(100)의 제 1 주변영역 중 각 데이터 버스 라인 채널(122a)에 근접한 곳에는 공통전압 인가 라인(123)이 형성된다. 공통전압 인가 라인(123)은 외부로부터 제 1 기판(100)의 제 1 주변영역으로 공통전압을 인가 받는다. 공통전압 인가 라인(123)은 도 5에 도시된 공통전극(220)에 균일한 레벨의 공통전압이 인가되도록 하기 위해 제 1 주변영역에 복수개가 형성된다.

- <51> 도 2 및 도 5를 참조하면, 제 2 기관(200)은 제 2 투명기관(210), 컬러필터(230), 공통전극(220) 및 전원인가부재(300)를 포함한다. 이에 더하여 제 2 기관(200)은 블랙 매트릭스(240)를 더 포함할 수 있다.
- <52> 제 2 투명기관(210)은 제 1 투명기관(110)과 상호 마주보도록 배치되며, 제 2 표시영역 및 제 2 표시영역을 감싸는 제 2 주변영역을 포함한다. 제 2 표시영역은 제 1 기관(100)의 제 1 표시영역과 마주보며, 제 2 주변영역은 제 1 기관(100)의 제 1 주변영역과 마주본다.
- <53> 컬러필터(230)는 제 2 투명기관(210)의 제 2 표시영역에 화소전극(129)들과 마주보도록 매트릭스 형상으로 배치된다. 컬러필터(230)는 레드 컬러필터(232), 그린 컬러필터(234) 및 블루 컬러필터(236)로 이루어진다. 이때, 레드 컬러필터(232), 그린 컬러필터(234) 및 블루 컬러필터(236) 중 상호 인접한 2 개는 에지가 상호 오버랩 되도록 배치될 수 있다. 에지가 오버랩된 레드 컬러필터(232), 그린 컬러필터(234) 및 블루 컬러필터(236)들은 혼색되어 블랙 매트릭스 없이도 컬러필터(230)의 사이로 광이 누설되는 것을 방지할 수 있다. 본 실시예에서는 바람직하게 블랙 매트릭스(240)가 제 1 투명기관(210) 및 공통전극(220)의 사이에 형성된다. 블랙 매트릭스(240)는 화소전극(129)의 사이에 대응하는 부분을 막는 격자 형상을 갖는다. 블랙 매트릭스(240)는 크롬 박막, 크롬 박막과 크롬 산화막의 복층막으로 형성하거나, 크롬과 유사한 광투과율을 갖는 블랙 유기막을 사용할 수 있다.
- <54> 공통전극(220)은 투명하면서 도전성인 인듐 주석 산화 물질 또는 인듐 아연 산화 물질로 형성된다. 공통전극(220)은 컬러필터(230)가 덮이도록 제 2 표시영역의 전면적 및 제 2 주변영역의 일부에 형성된다.
- <55> 도 5를 참조하면, 전원인가부재(300)는 절연체(310) 및 도전체(220a)로 이루어진다.

<56> 절연체(310)는 제 2 기판(200)의 제 2 주변영역에 형성된다. 바람직하게 절연체(310)는 제 1 기판(100)의 제 1 주변영역에 형성된 공통전압 인가 라인(123)과 마주보는 곳에 형성된다. 본 실시예에서 절연체(310)는 컬러필터(230)를 형성하기 위한 컬러필터 박막의 일부이다. 컬러필터 박막은 적층된 레드 컬러필터 박막(232a), 그린 컬러필터 박막(234a) 및 블루 컬러필터 박막(236a)으로 이루어진다. 제 2 주변영역에 형성된 레드 컬러필터 박막(232a), 그린 컬러필터 박막(234a) 및 블루 컬러필터 박막(236a)은 제 2 표시영역에 컬러필터(230)를 형성하는 과정 중 형성된다. 구체적으로, 레드 컬러필터 박막(232a)은 제 2 표시영역에 레드 컬러필터(232)를 형성하는 과정 중 형성된다. 또한, 그린 컬러필터 박막(234a)은 제 2 표시영역에 그린 컬러필터(234)를 형성하는 과정 중 레드 컬러필터 박막(232a)의 상면에 형성된다. 그리고, 블루 컬러필터 박막(236a)은 제 2 표시영역에 블루 컬러필터(236)를 형성하는 과정 중 제 2 주변영역의 그린 컬러필터 박막(234a)의 상면에 형성된다.

<57> 이때, 제 2 주변영역에 레드 컬러필터 박막(232a), 그린 컬러필터 박막(234a) 및 블루 컬러필터 박막(236a)으로 이루어진 절연체(310)의 전체 높이는 제 1 기판(100) 및 제 2 기판(200)의 사이 간격과 유사하도록 하는 것이 바람직하다.

<58> 도전체(220a)는 제 2 주변영역에 형성된 절연체(310)를 덮으며, 일부는 제 2 기판(200)에 형성된 공통전극(220)과 연결되고, 일부는 제 1 기판(100)에 형성된 공통전압 인가 라인(123)과 접촉된다. 본 실시예에서, 도전체(220a)는 바람직하게 투명하면서 도전성인 인듐 주석 산화 물질 또는 인듐 아연 산화 물질로 형성된다. 보다 바람직하게, 도전체(220a) 및 공통전극(220)은 동일 물질로 제작이 가능함으로 도전체(220a)와 공통전극(220)을 동시에 형성하는 것이 바람직하다.

- <59> 제 1 기판(100)의 제 1 주변영역 및 제 1 표시영역의 경계 또는 제 2 기판(200)의 제 2 주변영역 및 제 2 표시영역의 경계에는 액정(400)을 밀봉하기 위한 밀봉 부재(410)가 띠 형상으로 형성된다. 밀봉 부재(410)에 의하여 둘러싸인 제 1 표시영역 또는 제 2 표시영역 중 어느 하나에는 액정(400)이 적하(drop filing)되고, 제 1 기판(100) 및 제 2 기판(200)은 상호 어셈블리 된다. 이와 다르게, 밀봉 부재(410)를 매개로 제 1 기판(100) 및 제 2 기판(200)이 상호 어셈블리 된 상태에서 제 1 기판(100) 및 제 2 기판(200)의 사이에 액정(400)이 주입될 수 있다.
- <60> 도 6a 및 도 6b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 게이트 버스 라인 및 게이트 전극부를 제조하는 과정을 도시한 공정도이다.
- <61> 도 6a 및 도 6b는 참조하면, 제 1 기판(100)의 제 1 투명기판(110)에는 전면적에 걸쳐 게이트 금속, 예를 들면, 알루미늄, 알루미늄 합금 등이 화학 기상 증착 방법 또는 스퍼터링 방법에 의해 형성된다.
- <62> 이어서, 제 1 투명기판(110)에는 포토레지스트 박막이 형성되고, 포토레지스트 박막은 제 1 마스크에 의한 국부 노광 된다. 따라서, 도 2 및 도 6b에 도시된 바와 같이 제 1 투명기판(110)의 제 1 방향으로 게이트 버스 라인(121)이 형성되고, 게이트 버스 라인(121)으로부터 제 2 방향으로 게이트 전극부(G)가 형성된다. 이때, 게이트 버스 라인(121)의 개수는 액정표시장치의 해상도가 1024 × 768일 때, 약 768개이고, 1 개의 게이트 버스 라인(121)에 형성된 게이트 전극부(G)의 개수는 액정표시장치(600)의 해상도가 1024 × 768일 때, 약 1024 × 3개이다.
- <63> 도 7a 및 도 7b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 채널층을 제조하는 과정을 도시한 공정도이다.

- <64> 제 1 투명기판(110)에 게이트 버스 라인(121) 및 게이트 전극부(G)가 형성된 후 제 1 투명기판(110)에는 전면적에 걸쳐 게이트 절연막(127)이 형성된다.
- <65> 도 7a 및 도 7b를 참조하면, 게이트 절연막(127)까지 형성된 제 1 투명기판(110)의 전면적에 걸쳐 아몰퍼스 실리콘 박막,  $n^+$  아몰퍼스 실리콘박막 및 소스/드레인 금속 박막이 순차적으로 증착 된다. 소스/드레인 금속 박막의 표면에는 포토레지스트 박막이 형성된다. 이어서, 포토레지스트 박막은 제 2 마스크에 의하여 채널층이 형성될 부분에만 포토레지스트 패턴이 형성되고, 나머지 부분은 모두 제거된다. 이어서, 포토레지스트 패턴을 이용하여 아몰퍼스 실리콘 박막,  $n^+$  아몰퍼스 실리콘박막 및 소스/드레인 금속 박막은 순차적으로 식각 된다. 이 공정에서 제 2 방향을 향하는 데이터 버스 라인(122), 데이터 버스 라인(122)으로부터 제 1 방향을 향하는 소오스 전극부(S) 및 드레인 전극부(D)가 동시에 형성된다. 이어서, 포토레지스트 패턴에는 에치-백(etch back) 공정이 수행되어  $n^+$  아몰퍼스 실리콘박막은 소오스 전극부(S) 및 드레인 전극부(D)의 양쪽으로 분리되어 채널층(C)이 형성된다.
- <66> 도 8a 및 도 8b는 본 발명의 제 2 실시예에 의해 제 1 투명기판에 화소전극을 형성하는 것을 도시한 공정도이다.
- <67> 도 8a 및 도 8b를 참조하면, 제 1 투명기판(110)에는 전면적에 걸쳐 투명한 보호막(128)이 증착 되고, 보호막(128)에는 포토레지스트 박막이 다시 형성된다. 포토레지스트 박막 중 드레인 전극부(D)를 덮고 있는 부분은 제 3 마스크 및 노광 공정에 의하여 개구된다. 이어서, 보호막(128)은 식각 되어 드레인 전극부(D)에 대응하는 보호막(128)에는 콘택홀이 형성된다. 이어서, 보호막(128)의 상면에는 전면적에 걸쳐 산화 주석 인듐(Indium Tin Oxide, 이하, ITO) 또는 산화 아연 인듐(Indium Zinc Oxide, 이하, IZO)이 형성되고, 제 4 마스크 및 노광 공정에 의하여 패터닝 되어 화소전극(129)이 형성된다.



- <68> 도 9a 및 도 9b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 블랙 매트릭스 박막을 형성하는 것을 도시한 공정도이다.
- <69> 도 9a 및 도 9b를 참조하면, 제 2 투명기판(210)에는 전면적에 걸쳐 크롬 박막 또는 크롬 박막에 형성된 크롬 산화막 또는 블랙 유기막으로 블랙 박막이 형성된다. 이어서, 블랙 박막에는 포토레지스트 박막이 도포되고, 포토레지스트 박막 중 제 1 기판의 화소전극과 대향하는 부분에 배치된 포토레지스트 박막은 패터닝 되어 개구(242)가 형성된다. 이어서, 포토레지스트 박막에 의하여 보호받지 못하는 블랙 박막은 개구되어 도 9b에 도시된 바와 같이 제 2 투명기판(210)의 제 2 표시영역에는 격자 형상으로 블랙 매트릭스 박막(240)이 형성된다.
- <70> 도 10a 및 도 10b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 레드 컬러필터 및 레드 컬러필터 박막을 형성하는 것을 도시한 공정도이다.
- <71> 도 10a 및 도 10b를 참조하면, 제 2 투명기판(210)에는 전면적에 걸쳐 레드 컬러필터 물질이 도포된다. 레드 컬러필터 물질은 사진-식각 공정에 의하여 패터닝 되어 제 2 주변영역에는 레드 컬러필터 박막(232a)이 형성되고, 제 2 표시영역 중 블랙 매트릭스 박막(240)의 개구(242)에는 레드 컬러필터(232)가 규칙적으로 형성된다.
- <72> 도 11a 및 도 11b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 그린 컬러필터 및 그린 컬러필터 박막을 형성하는 것을 도시한 공정도이다.
- <73> 도 11a 및 도 11b를 참조하면, 제 2 투명기판(210)에는 전면적에 걸쳐 그린 컬러필터 물질이 도포된다. 그린 컬러필터 물질은 사진-식각 공정에 의하여 패터닝 되어 제 2 주변영역의 레드 컬러필터 박막(232a)의 상면에는 그린 컬러필터 박막(234a)이 형성되고, 제 2 표시영역 중 블랙 매트릭스 박막(240)의 개구(242)에는 그린 컬러필터(234)가 규칙적으로 형성된다.

- <74> 도 12a 및 도 12b는 본 발명의 제 2 실시예에 의해 제 2 투명기판에 블루 컬러필터 및 블루 컬러필터 박막을 형성하는 것을 도시한 공정도이다.
- <75> 도 12a 및 도 12b를 참조하면, 제 2 투명기판(210)에는 전면적에 걸쳐 블루 컬러필터 물질이 도포된다. 블루 컬러필터 물질은 사진-식각 공정에 의하여 패터닝 되어 제 2 주변영역의 그린 컬러필터 박막(234a)의 상면에는 블루 컬러필터 박막(236a)이 형성되고, 제 2 표시영역 중 블랙 매트릭스 박막(240)의 개구(242)에는 블루 컬러필터(236)가 규칙적으로 형성된다.
- <76> 이때, 제 2 투명기판(210)의 제 2 주변영역에 적층된 레드 컬러필터 박막(232a), 그린 컬러필터 박막(234a) 또는 블루 컬러필터 박막(236a)은 제 2 기판(200) 및 제 1 기판(100)을 연결하는 절연체(310)이다.
- <77> 도 13은 본 발명의 제 2 실시예에 의해 제 2 투명기판에 공통전극 및 도전체가 형성된 것을 도시한 공정도이다.
- <78> 도 13을 참조하면, 제 2 투명기판(210)에 레드 컬러필터(232), 그린 컬러필터(234) 및 블루 컬러필터(236)가 형성된 상태에서 제 2 투명기판(210)에는 레드 컬러필터(232), 그린 컬러필터(234) 및 블루 컬러필터(236)가 덮이도록 전면적에 걸쳐 투명하면서 도전성인 ITO 또는 IZO가 형성된다.
- <79> 이때, ITO 또는 IZO는 제 2 투명기판(210)의 제 2 표시영역에만 형성되거나, 제 2 투명기판(210)의 제 2 주변영역에 형성된 절연체(310) 및 제 2 표시영역에 형성된 컬러필터(230)를 모두 덮을 수 있다. 본 실시예에서는 ITO 또는 IZO가 제 2 투명기판(210)의 제 2 주변영역에 형성된 절연체(310) 및 제 2 표시영역에 형성된 컬러필터(230)를 모두 덮는다. 이때, 제 2 표

시영역의 컬러필터(230)를 덮은 ITO 또는 IZO는 공통전극(220)이고, 제 2 주변영역의 절연체(320)를 덮은 ITO 또는 IZO는 도전체(220a)이다.

- <80> 이와 같은 과정을 거쳐 제작된 각 제 1 기판(100) 및 제 2 기판(200)은 도 5에 도시된 바와 같이 어셈블리 된다. 이때, 절연체(310)를 덮는 제 2 기판(200)의 도전체(220a)는 제 1 기판(100)의 공통전압 인가 라인(123)과 접촉되도록 얼라인 되고, 제 2 기판(200)의 컬러필터(230)는 제 1 기판(100)의 화소전극(129)과 얼라인 된다. 이때, 제 1 기판(100) 및 제 2 기판(200)을 상호 어셈블리하기 위해서, 제 1 기판(100)의 제 1 주변영역과 제 1 표시영역의 경계 및 제 2 기판(200)의 제 2 주변영역과 제 2 표시영역의 사이에는 밀봉부재(410)가 형성된다.
- <81> 이때, 제 1 기판(100) 및 제 2 기판(200)을 어셈블리 하기 전 또는 제 1 기판(100)과 제 2 기판(200)을 어셈블리 한 후에는 제 1 기판(100) 및 제 2 기판(200)의 사이에 액정(400)이 주입된다.
- <82> 제 1 기판(100) 및 제 2 기판(200)에 액정(400)이 주입된 후에는 도 2에 도시된 바와 같이 게이트 버스 라인(121) 및 데이터 버스 라인(122)에는 구동 모듈이 어셈블리 되어 액정표시 장치가 제조된다.
- <83> 본 실시예에 의하면, 화소가 형성된 제 1 기판과 마주보는 제 2 기판의 제 2 표시영역에 컬러필터를 형성하는 도중 제 2 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있는 장점을 갖는다.

<84>      실시예 3

<85>      도 14는 본 발명의 제 3 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에  
서는 제 2 기판에 형성된 평탄화막이 더 형성되어 있는 것을 제외하면 실시예 2와 동일하다.  
따라서, 동일한 부재에 대하여는 실시예 2에서와 동일한 참조 번호로 나타내고 그 중복된 설명  
은 생략하기로 한다.

<86>      도 14를 참조하면, 제 2 기판(200)의 컬러필터(230)는 형성 과정에서 스텝 커버리지가  
양호하지 않음으로, 이를 방지하기 위해서 제 2 기판(200)의 제 2 투명기판(210)에는 전면적에  
걸쳐 투명한 평탄화막(272)이 형성된다. 이때, 제 2 주변영역의 절연체(310)를 덮는 평탄화막  
(272)은 사진-식각 공정에 의하여 패터닝 되어 제거된다. 이는 공통전극(220)의 평탄화를 위한  
평탄화막(272)에 의해 덮인 절연체(310)에 의해 제 1 기판(100) 및 제 2 기판(200)의 셀 갭이  
변경되는 것을 방지하기 위함이다.

<87>      본 실시예에 의하면, 화소가 형성된 제 1 기판과 마주보는 제 2 기판의 제 2 표시영역에  
컬러필터를 형성하는 도중 제 2 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도  
전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 공통전극으로 전달할 수  
있도록 하여, 제조 공정을 단순화시키고, 고가의 금 스페이서를 사용하지 않음으로써 제조 원  
가를 크게 낮출 수 있고, 컬러필터의 불량한 스텝 커버리지에 의해 공통전극의 스텝 커버리지  
불량을 방지할 수 있는 효과를 갖는다.

<88>      실시예 4

- <89> 도 15는 본 발명의 제 4 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에서는 제 2 기판의 전면적에 걸쳐 평탄화막이 더 형성되어 있는 것을 제외하면 실시예 2와 동일하다. 따라서, 동일한 부재에 대하여는 실시예 2에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.
- <90> 도 15를 참조하면, 제 2 기판(200)의 컬러필터(230)는 형성 과정에서 스텝 커버리지가 양호하지 않음으로, 이를 방지하기 위해서 제 2 기판(200)의 제 2 투명기판(210)에는 전면적에 걸쳐 투명한 평탄화막(274)이 형성된다. 즉, 평탄화막(274)은 제 2 주변영역에 배치된 절연체(310)도 함께 덮는다. 이처럼 평탄화막(310)으로 컬러필터(230) 및 절연체(310)를 함께 덮는 것은 도전체(220a) 및 절연체(310)의 전체 높이가 제 1 기판(100) 및 제 2 기판(200)의 사이의 셀 갭보다 작을 경우에 유용하다. 본 실시예에 의한, 평탄화막(274)은 도전체(220a) 및 절연체(310)의 높이를 증가시켜 절연체(310)에 형성된 도전체(220a)가 제 1 기판(100)의 공통전압 인가 라인(123) 및 제 2 기판(200)의 공통전극(220)이 상호 쇼트 될 수 있도록 한다.
- <91> 본 실시예에 의하면, 화소가 형성된 제 1 기판과 마주보는 제 2 기판의 제 2 표시영역에 컬러필터를 형성하는 도중 제 2 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있고, 컬러필터의 불량한 스텝 커버리지에 따른 공통전극의 스텝 커버리지 불량을 해결함은 물론 절연체의 전체 높이가 제 1 기판 및 제 2 기판 사이의 셀 갭 보다 작아 도전체와 공통전압 인가 라인 사이에 갭이 발생하여 공통전압이 제 1 기판으로부터 제 2 기판으로 전달되지 못하는 문제를 해결할 수 있다.

<92>      실시예 5

<93>      도 16은 본 발명의 제 5 실시예에 의한 액정표시장치의 개념도이다.

<94>      도 16을 참조하면, 액정표시장치(600)는 제 1 기판(100), 제 2 기판(200), 전원인가부재(300) 및 액정(400)을 포함한다.

<95>      제 1 기판(100)은 제 1 표시영역 및 제 1 표시영역을 감싸는 제 1 주변영역을 포함하는 제 1 투명기판(110), 화소(120), 컬러필터(160) 및 전원인가부재(300)를 포함한다.

<96>      화소(120) 및 컬러필터(160)는 제 1 표시영역에 배치되며, 전원인가부재(300)는 제 1 주변영역에 배치된다.

<97>      도 2, 도 3 및 도 16을 참조하면, 화소(120)는 제 1 표시영역에 복수개가 매트릭스 형태로 배치된다. 예를 들어, 액정표시장치(600)의 해상도가 1024 × 768일 때, 화소(120)는 제 1 투명기판(110)에 1024 × 768 × 8 개의 개수로 형성된다.

<98>      화소(120)는 게이트 버스 라인(gate bus line;121), 데이터 버스 라인(data bus line;122), 박막 트랜지스터(Thin Film Transistor, TFT;128) 및 화소전극(129)을 포함한다.

<99>      게이트 버스 라인(121)은 제 1 표시영역 및 제 1 주변영역에 제 1 방향으로 상호 평행하게 형성된다. 예를 들어, 게이트 버스 라인(121)은 액정표시장치(600)의 해상도가 1024 × 768일 때, 768 개의 개수로 형성된다. 이때, 768 개의 게이트 버스 라인(121)은 256개의 게이트 버스 라인(121) 단위로 그룹핑 되어 제 1 주변영역에서 게이트 버스 라인 채널(121a)을 이룬다. 따라서, 제 1 주변영역에는 약 3 개의 게이트 버스 라인 채널(121a)이 형성된다. 각 게이트 버스 라인 채널(121a)에는 구동신호가 인가되는 게이트 테이프 캐리어 패키지(gate Tape Carrier Package, TCP)가 연결된다.

<100> 데이터 버스 라인(122)은 게이트 버스 라인(121)과 절연되며, 제 1 방향과 직교하는 제 2 방향으로 형성된다. 데이터 버스 라인(122)은 제 1 주변영역으로부터 제 1 표시영역으로 연장된다. 데이터 버스 라인(122)은 액정표시장치(600)의 해상도가 1024 × 68일 때 1024 × 8 개의 개수로 형성된다. 이때, 1024 × 8 개의 데이터 버스 라인(122)은 256개의 데이터 버스 라인 단위로 그룹핑 되고, 제 1 주변영역에는 도 3에 도시된 바와 같이 데이터 버스 라인 채널(122a)이 형성된다. 제 1 주변영역에는 약 12 개의 데이터 버스 라인 채널(122a)이 형성된다. 각 데이터 버스 라인 채널에는 구동신호가 인가되는 데이터 테이프 캐리어 패키지(data Tape Carrier Package, TCP)가 연결된다.

<101> 박막트랜지스터(128)는 도 3에 도시된 바와 같이 게이트 전극부(G), 소스 전극부(S), 드레인 전극부(D), 채널층(C)으로 이루어진다. 게이트 전극부(G)는 게이트 버스 라인(121)으로부터 연장되고, 소스 전극부(S)는 데이터 버스 라인(122)으로부터 연장된다. 채널층(C)은 게이트 전극부(G)와 절연된 상태로 게이트 전극부(G)의 상면에 배치된다. 채널층(C)은 게이트 전극부(G)에 인가된 전압이 인가되면 도전체 특성을 갖고, 게이트 전극부(G)에 전압이 인가되지 않으면 부도체 특성을 갖는다. 채널층(C)에는 소스 전극부(S) 및 드레인 전극부(D)가 연결된다.

<102> 한편, 제 1 기판(100)의 제 1 주변영역 중 각 데이터 버스 라인 채널(122a)에 근접한 곳에는 공통전압 인가 라인(123)이 형성된다. 공통전압 인가 라인(123)은 외부로부터 제 1 기판(100)의 제 1 주변영역으로 공통전압을 인가 받는다. 공통전압 인가 라인(123)은 공통전극(220)에 균일한 레벨의 공통전압이 인가되도록 하기 위해 제 1 주변영역에 복수개가 형성된다.

<103> 컬러필터(160)는 제 1 표시영역에 매트릭스 형상으로 형성된 각 박막트랜지스터(128)가 덮이도록 매트릭스 형상으로 형성된다. 컬러필터(160)는 레드 컬러필터(162), 그린 컬러필터(164) 및 블루 컬러필터(166)로 이루어진다. 이때, 레드 컬러필터(162), 그린 컬러필터(164)

및 블루 컬러필터(166) 중 상호 인접한 2 개는 에지가 상호 오버랩 되도록 배치될 수 있다. 또한, 각 컬러필터(160) 중 드레인 전극부(D)에 대응하는 위치에는 콘택홀이 형성된다.

<104> 화소전극(129)은 각 컬러필터(160)의 상면에 형성된다. 화소전극(129)은 투명하면서 도전성인 인듐 주석 산화 물질 또는 인듐 아연 산화 물질로 이루어진다. 화소전극(129)은 컬러필터(160)에 형성된 콘택홀에 의하여 박막트랜지스터(128)의 드레인 전극(D)에 연결된다. 이처럼, 화소전극(129)을 컬러필터(160)의 상면에 형성할 경우, 화소전극(129)과 게이트 버스 라인(121) 및 데이터 버스 라인(122)이 이루는 간격을 보다 멀리 형성할 수 있다. 따라서, 화소전극(129)과 게이트 버스 라인(121) 및 데이터 버스 라인(122)의 사이의 기생 커패시턴스를 감소시킬 수 있어 구동 신호의 왜곡에 따른 영상 품질 저하를 방지할 수 있다. 또한, 컬러필터의 일부를 인접한 컬러필터와 오버랩 시킬 수 있어 블랙 매트릭스를 반드시 필요로 하지 않음으로써 광의 투과 면적을 보다 향상시킬 수 있다.

<105> 전원인가부재(300)는 절연체(310) 및 도전체(129a)로 이루어진다.

<106> 절연체(310)는 제 1 기판(100)의 제 1 주변영역에 형성된다. 바람직하게 절연체(310)는 제 1 기판(100)의 제 1 주변영역에 형성된 공통전압 인가 라인(123)과 근접한 곳에 형성된다. 본 실시예에서 절연체(310)는 컬러필터 박막이다. 컬러필터 박막은 적층된 레드 컬러필터 박막(162a), 그린 컬러필터 박막(164a) 및 블루 컬러필터 박막(166a)으로 이루어진다. 제 1 주변영역에 형성된 레드 컬러필터 박막(162a), 그린 컬러필터 박막(164a) 및 블루 컬러필터 박막(166a)은 제 1 표시영역에 컬러필터(160)를 형성하는 과정 중 형성된다. 구체적으로, 레드 컬러필터 박막(162a)은 제 1 표시영역에 레드 컬러필터(162)를 형성하는 과정 중 형성된다. 또한, 그린 컬러필터 박막(164a)은 제 1 표시영역에 그린 컬러필터(164)를 형성하는 과정 중 레드 컬러필터 박막(162a)의 상면에 형성된다. 그리고, 블루 컬러필터 박막(166a)은 제 1 표시



영역에 블루 컬러필터(166)를 형성하는 과정 중 제 1 주변영역의 그린 컬러필터 박막(164a)의 상면에 형성된다.

<107> 이때, 제 1 주변영역에 레드 컬러필터 박막(162a), 그린 컬러필터 박막(164a) 및 블루 컬러필터 박막(166a)으로 이루어진 절연체(310)의 전체 높이는 제 1 기판(100) 및 제 2 기판(200)의 사이 간격과 유사하도록 하는 것이 바람직하다.

<108> 도전체(129a)는 제 1 주변영역에 형성된 절연체(310)를 덮으며, 제 1 표시영역에 형성된 화소전극(129)과는 절연된다. 도전체(129a)는 바람직하게 투명하면서 도전성인 인듐 주석 산화 물질 또는 인듐 아연 산화 물질로 형성된다. 보다 바람직하게 도전체(129a)는 화소전극(129)을 형성하는 과정에서 함께 형성된다.

<109> 도 16을 참조하면, 제 2 기판(200)은 제 2 투명기판(210) 및 공통전극(220)을 포함한다. 이에 더하여 제 2 기판(200)은 선택적으로 블랙 매트릭스(240)를 더 포함할 수 있다.

<110> 제 2 투명기판(210)은 제 1 투명기판(110)과 상호 마주보도록 배치되며, 제 2 표시영역 및 제 2 표시영역을 감싸는 제 2 주변영역을 포함한다. 제 2 표시영역은 제 1 기판(100)의 제 1 표시영역과 마주보며, 제 2 주변영역은 제 1 기판(100)의 제 1 주변영역과 마주본다. 제 2 표시영역에는 공통전극(220)이 형성되고, 제 2 주변영역으로는 공통전극(220)의 일부가 연장된다. 공통전극(220)중 일부가 연장된 부분은 제 1 기판(100)의 제 1 주변영역에 배치된 전원인가부재(300)의 도전체(219a)와 접촉하기 위함이다.

<111> 한편, 제 2 투명기판(210) 및 공통전극(220)의 사이에는 화소전극(219)의 사이로부터 누설된 광을 차단하기 위해 선택적으로 화소전극(219)의 사이에 격자를 갖는 블랙 매트릭스(240)

가 더 배치될 수 있다. 블랙 매트릭스(240)는 크롬 박막, 크롬 박막과 크롬 산화막의 복층막으로 형성하거나, 크롬과 유사한 광투과율을 갖는 블랙 유기막을 사용하는 것 또한 무방하다.

<112> 한편, 제 1 기판(100)의 제 1 주변영역 및 제 1 표시영역의 경계 또는 제 2 기판(200)의 제 2 주변영역 및 제 2 표시영역의 경계에는 액정을 밀봉하기 위한 밀봉 부재(410)가 띠 형상으로 형성된다. 밀봉 부재(410)에 의하여 둘러싸인 제 1 표시영역 또는 제 2 표시영역 중 어느 하나에는 액정이 적하(drop filing)되고, 제 1 기판(100) 및 제 2 기판(200)은 상호 어셈블리된다. 이와 다르게, 밀봉 부재(410)를 매개로 제 1 기판(100) 및 제 2 기판(200)이 상호 어셈블리된 상태에서 제 1 기판(100) 및 제 2 기판(200)의 사이에 액정이 주입될 수 있다. 제 1 기판(100) 및 제 2 기판(200)은 어셈블리 되면서 제 1 기판(100)의 도전체(129a) 및 제 2 기판(200)의 공통전극(220)은 상호 접촉된다.

<113> 본 실시예에 의한 액정표시장치를 제조하는 방법은 컬러필터 및 절연체를 제 1 기판에 형성하고 컬러필터의 상면에 화소전극을 형성하는 것을 제외하면, 실시예 2와 동일함으로 그 중복된 설명은 생략하기로 한다.

<114> 본 실시예에 의하면, 화소가 형성된 제 1 기판의 제 1 표시영역에 컬러필터를 형성하는 도중 제 1 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 제 2 기판의 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 종래와 같이 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있으며, 액정표시장치의 표시품질까지도 크게 향상시킬 수 있다.

<115> 실시예 6

<116> 도 17은 본 발명의 제 6 실시예에 의한 액정표시장치를 도시한 개념도이다.

<117> 본 실시예에서는 제 1 기판에 평탄화막이 더 형성되어 있는 것을 제외하면 실시예 5와 동일하다. 따라서, 동일한 부재에 대하여는 실시예 5에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.

<118> 도 17을 참조하면, 제 1 기판(100)의 컬러필터(160)는 형성 과정에서 스텝 커버리지가 양호하지 않음으로, 이를 방지하기 위해서 제 1 기판(100)의 제 1 투명기판(110)에는 전면적에 걸쳐 컬러필터(160)를 덮는 투명한 평탄화막(172)이 형성된다. 이때, 제 1 주변영역의 절연체(310)를 덮고 있던 평탄화막(172)은 사진-식각 공정에 의하여 패터닝 되어 제거된다. 이로써, 화소전극(129)과 게이트 버스 라인(121) 또는 화소전극(129)과 데이터 버스 라인(122)의 간격을 보다 증가시킬 수 있어 보다 영상의 품질을 향상시킬 수 있다.

<119> 본 실시예에 의하면, 화소가 형성된 제 1 기판의 제 1 표시영역에 컬러필터를 형성하는 도중 제 1 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 제 2 기판의 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 종래와 같이 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있고, 컬러필터의 불량한 스텝 커버리지에 의해 화소전극의 스텝 커버리지 불량을 방지할 수 있으며, 영상의 품질을 한층 더 향상시킬 수 있는 효과를 갖는다.

#### <120> 실시예 7

<121> 도 18은 본 발명의 제 7 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에서는 제 1 기판의 전면적에 걸쳐 평탄화막이 더 형성되어 있는 것을 제외하면 실시예 5와 동일

하다. 따라서, 동일한 부재에 대하여는 실시예 5에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.

<122> 도 18을 참조하면, 제 1 기판(100)에 형성된 컬러필터(160)는 형성 과정에서 스텝 커버리지가 양호하지 않음으로, 이를 방지하기 위해서 제 1 기판(100)의 제 1 투명기판(110)에는 전면적에 걸쳐 투명한 평탄화막(174)이 형성된다. 이때, 평탄화막(174)은 제 1 주변영역에 배치된 절연체(310)도 함께 덮는다. 이처럼 평탄화막(174)으로 컬러필터(160) 및 절연체(310)를 함께 덮는 것은 도전체(129a) 및 절연체(310)의 전체 높이가 제 1 기판(100) 및 제 2 기판(120)의 사이의 셀 갭보다 작을 경우에 유용하다. 평탄화막(174)은 도전체(129a) 및 절연체(310)의 높이를 증가시켜 도전체(129a) 및 제 2 기판(200)의 공통전극(220)이 상호 쇼트 될 수 있도록 한다.

<123> 본 실시예에 의하면, 화소가 형성된 제 1 기판의 제 1 표시영역에 컬러필터를 형성하는 도중 제 1 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 제 2 기판의 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 종래와 같이 고가의 금 스페이서를 사용하지 않음으로써 제조 원가를 크게 낮출 수 있으며, 컬러필터의 불량한 스텝 커버리지에 따른 공통전극의 스텝 커버리지 불량을 해결함은 물론 절연체의 전체 높이가 제 1 기판 및 제 2 기판 사이의 셀 갭 보다 작아 도전체 및 공통전극 사이에 갭이 발생하여 공통전압이 제 1 기판으로부터 제 2 기판으로 전달되지 못하는 문제를 해결할 수 있다.

<124> 실시예 8

- <125> 도 19는 본 발명의 제 8 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에서는 제 1 기판에 형성된 블랙 매트릭스 및 공통전극의 배치 형태를 제외하면 실시예 5와 동일하다. 따라서, 동일한 부재에 대하여는 실시예 5에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.
- <126> 도 19를 참조하면, 제 1 투명기판(110) 및 블랙 매트릭스(240)의 사이에는 공통전극(220)이 형성된다. 제 1 투명기판(110) 및 블랙 매트릭스(240)의 사이에 공통전극(220)을 형성하는 것은 블랙 매트릭스(240)의 상면에 형성된 공통전극(220)이 블랙 매트릭스(240)의 개구(242)에 의해 스텝 커버리지가 불량하여 원하지 않는 주변 전기(fringe field)에 의한 영상의 품질 저하를 방지하기 위함이다. 이때, 도전체(129a)와 마주보는 공통전극(220)은 블랙 매트릭스(240)에 의하여 가려짐으로 블랙 매트릭스(240) 중 절연체(310)에 감싸여진 도전체(129a)와 대응하는 부분에는 공통전극(220)과 도전체(129z)가 접촉할 수 있도록 개구(244)가 형성된다. 도전체(129a)는 도전체(129a)의 위치에 대응하는 블랙 매트릭스(240)에 형성된 개구(244)에 의하여 노출된 공통전극(220)과 접촉한다.
- <127> 본 실시예에 의하면, 화소가 형성된 제 1 기판의 제 1 표시영역에 컬러필터를 형성하는 도중 제 1 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 제 2 기판의 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 고가의 금 스페이서 등을 사용하지 않음으로써 제조 원가를 크게 낮출 수 있으며, 블랙 매트릭스를 사용하여 광의 누설을 방지할 때, 블랙 매트릭스에 의하여 발생한 주변 전기에 의해 영상 품질이 저하되는 것을 방지할 수 있다.

<128>      실시예 9

<129>      도 20은 본 발명의 제 9 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에서는 도전체 및 공통전극의 접촉 구조를 제외하면 실시예 5와 동일하다. 따라서, 동일한 부재에 대하여는 실시예 5에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.

<130>      도 20을 참조하면, 제 1 기판(100)의 제 1 주변영역에 형성된 접촉몸체(310)에 덮인 도전체(129) 중 제 2 기판(200)의 제 2 주변영역에 형성된 공통전극(220)과 접촉하는 부분에는 제 1 요철부(129b)가 형성되고, 제 2 주변영역에 형성된 공통전극(220) 중 제 1 주변영역에 형성된 도전체(129a)와 접촉하는 부분에는 제 2 요철부(220b)가 형성된다. 제 1 요철부(129b)는 컬러필터 박막(160)을 형성하는 과정에서 슬릿 노광 등의 방법에 의하여 형성되고, 제 2 요철부(220b)는 블랙 매트릭스(240)를 패터닝 하는 과정에서 슬릿 노광 등의 방법에 의하여 형성된다.

<131>      제 1 요철부(129b) 및 제 2 요철부(220b)는 절연체(310) 및 도전체(129a)를 합한 높이가 제 1 기판(100) 및 제 2 기판(200) 사이의 간격과 서로 다르더라도 도전체(129a)와 공통전극(220)이 접촉할 수 있도록 하여 제 1 기판(100)으로 인가된 공통전압이 제 2 기판(200)의 공통전극(220)으로 인가될 수 있도록 한다.

<132>      본 실시예에 의하면, 화소가 형성된 제 1 기판의 제 1 표시영역에 컬러필터를 형성하는 도중 제 1 주변영역에 컬러필터 박막을 적층 하여 절연체 및 절연체에 도전체를 형성하여, 제 1 기판으로 인가된 공통전압을 도전체를 통하여 제 2 기판의 공통전극으로 전달할 수 있도록 하여, 제조 공정을 단순화시키고, 고가의 금 스페이서 등을 사용하지 않음으로써 제조 원가를 크게 낮출 수 있으며, 제 1 기판 및 제 2 기판 사이의 간격 및 도전체와 절연체의 높이가 서로 다르더라도 도전체와 공통전극이 항상 접촉할 수 있도록 한다.

<133>      실시예 10

<134>      도 21은 본 발명의 제 10 실시예에 의한 액정표시장치를 도시한 개념도이다. 본 실시예에서는 절연체의 구성을 제외하면 실시예 5와 동일하다. 따라서, 동일한 부재에 대하여는 실시예 5에서와 동일한 참조 번호로 나타내고 그 중복된 설명은 생략하기로 한다.

<135>      도 21을 참조하면, 제 1 기판(100)의 제 1 표시영역 또는 제 2 기판(200)의 제 2 표시영역 중 어느 하나에는 기동형 스페이서(192)가 형성된다. 구체적으로, 기동형 스페이서(192)는 제 1 표시영역에 형성되거나, 제 2 표시영역에 형성될 수 있다. 본 실시예에서, 기동형 스페이서(192)는 제 1 기판(100)의 제 1 표시영역에 형성된다. 기동형 스페이서(190)는 제 1 기판(100) 및 제 2 기판(200)의 셀 갭을 유지하며, 기동형 스페이서(190)는 바람직하게 화소전극(129)의 사이에 배치된다.

<136>      한편, 제 1 기판(100)의 제 1 주변영역 및 제 2 기판(200)의 제 2 주변영역에는 절연체(300)가 형성된다. 절연체(300)는 제 1 표시영역 및 제 2 표시영역에 기동형 스페이서(192)를 형성하는 과정에서 함께 형성된다. 절연체(300)에는 도전체(129a)가 형성된다. 도전체(129a)는 제 1 기판(100)으로 인가된 공통전압을 제 2 기판(200)의 공통전극(220)으로 인가하는 역할을 수행한다.

<137>      본 실시예에 의하면, 제 1 기판 및 제 2 기판을 제조하는 과정에서 제 1 기판과 제 2 기판의 셀 갭을 유지하기 위한 기동형 스페이서를 절연체로 이용하고, 절연체에 도전체를 형성하여 제 1 기판으로 인가된 공통전압을 제 2 기판의 공통전극으로 인가함으로써, 제조 공정을 단순화시키고, 고가의 금 스페이서 등을 사용하지 않음으로써 제조 원가를 크게 낮출 수 있다.

<138> 본 발명에서는 바람직하게 컬러필터 박막을 패터닝 하여 절연체를 형성하고 절연체에 도전체를 형성하여 제 1 기판으로 인가된 공통전압을 제 2 기판의 공통전극으로 인가하는 것을 바람직한 실시예로 설명하고 있다. 다르게는 컬러필터 박막을 패터닝 하여 제 1 표시영역 및 제 2 표시영역 중 어느 하나에 제 1 기판 및 제 2 기판을 지지하는 스페이서를 형성하는 것 또한 가능하다.

#### 【발명의 효과】

<139> 이상에서 상세하게 설명한 바에 의하면, 액정표시장치를 제조할 때, 제 1 기판으로 인가된 공통전압을 제 2 기판으로 인가하기 위해 금 등으로 이루어진 고가의 스페이서를 사용하지 않음으로써 제조 원가를 크게 단순화시키고, 스페이서를 형성하기 위한 복잡한 공정을 생략할 수 있고, 스페이서에 의한 기판 오염을 방지할 수 있는 등 다양한 효과를 갖는다.

<140> 앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.



**【특허청구범위】****【청구항 1】**

제 1 투명기판에 화소전압이 인가되는 화소전극을 갖는 화소를 포함하는 제 1 표시영역 및 상기 제 1 표시영역을 감싸는 제 1 주변영역이 형성된 제 1 기판;

제 2 투명기판에 상기 제 1 표시영역과 마주보는 공통전극이 형성된 제 2 표시영역 및 제 2 표시영역을 감싸는 제 2 주변영역이 형성된 제 2 기판;

상기 제1 주변영역과 상기 제2 주변영역 사이에 개재된 절연체 및 상기 절연체를 매개로 상기 제1 주변영역으로 인가된 공통전압을 상기 공통전극으로 인가하기 위한 도전체를 포함하는 공통전압 인가부재; 및

상기 제1 기판 및 제2 기판 사이에 배치된 액정을 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 2】**

제 1 항에 있어서, 상기 절연체는 상기 제 2 기판의 상기 제 2 주변영역에 형성되고, 상기 도전체는 상기 공통전극과 연결된 것을 형성된 특징으로 하는 액정표시장치.

**【청구항 3】**

제 2 항에 있어서, 상기 도전체 및 상기 공통전극은 ITO 패턴 또는 IZO 패턴인 것을 특징으로 하는 액정표시장치.

**【청구항 4】**

제 2 항에 있어서, 상기 절연체는 상기 제 2 주변영역에 상기 컬러필터와 동일한 물질로 이루어진 박막이고, 상기 제 2 기판은 상기 제 2 투명기판의 상기 제 2 표시영역 및 상기 공

통전극의 사이에 상기 각 화소전극과 마주보도록 배치된 컬러필터를 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 5】**

제 4 항에 있어서, 상기 컬러필터는 레드 컬러필터, 그린 컬러필터 및 블루 컬러필터를 포함하며, 상기 절연체는 상기 제 2 주변영역에 상기 레드 컬러필터, 상기 그린 컬러필터 및 상기 블루 컬러필터와 동일한 물질로 이루어진 박막인 것을 특징으로 하는 액정표시장치.

**【청구항 6】**

제 4 항에 있어서, 상기 제 2 기판은 상기 컬러필터 및 상기 공통전극의 사이에 배치되어 상기 공통전극을 평탄하게 하기 위한 평탄화막을 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 7】**

제 4 항에 있어서, 상기 제 2 기판은 상기 도전체와 상기 절연체 및 상기 컬러필터와 상기 공통전극의 사이에 배치되어 상기 공통전극을 평탄하게 하기 위한 평탄화막을 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 8】**

제 4 항에 있어서, 상기 제 2 기판은 상기 제 2 투명기판에 배치된 격자 형상의 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 9】**

제 2 항에 있어서, 상기 제 1 주변영역에는 외부로부터 상기 공통전압을 인가 받기 위한 공통전압 인가 라인이 형성되고, 상기 도전체는 상기 공통전압 인가 라인과 연결된 것을 특징으로 하는 액정표시장치.

**【청구항 10】**

제 1 항에 있어서, 상기 절연체는 상기 제 1 주변영역에 형성되고, 상기 도전체는 상기 공통전극에는 연결되고 상기 화소전극과는 절연된 것을 형성된 특징으로 하는 액정표시장치.

**【청구항 11】**

제 10 항에 있어서, 상기 도전체 및 상기 화소전극은 ITO 패턴 또는 IZO 패턴으로 이루어진 것을 특징으로 하는 액정표시장치.

**【청구항 12】**

제 10 항에 있어서, 상기 제 1 기판은 상기 제 1 투명기판 및 상기 화소전극의 사이에 배치된 컬러필터를 포함하고, 상기 절연체는 상기 제 1 주변영역에 상기 컬러필터와 동일한 물질로 이루어진 박막인 것을 특징으로 하는 액정표시장치.

**【청구항 13】**

제 12 항에 있어서, 상기 컬러필터는 레드 컬러필터, 그린 컬러필터 및 블루 컬러필터를 포함하며, 상기 절연체는 상기 제 1 주변영역에 상기 레드 컬러필터, 상기 그린 컬러필터 및 상기 블루 컬러필터와 동일한 물질로 이루어진 박막인 것을 특징으로 하는 액정표시장치.

**【청구항 14】**

제 12 항에 있어서, 상기 제 1 기판은 상기 커패시터 및 상기 화소전극의 사이에 배치된 평탄화막을 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 15】**

제 12 항에 있어서, 상기 제 1 기판은 상기 도전체와 상기 절연체 및 상기 커패시터와 상기 화소전극의 사이에 배치된 평탄화막을 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 16】**

제 10 항에 있어서, 상기 제 1 주변영역에는 외부로부터 상기 공통전압을 인가 받기 위한 공통전압 인가 라인이 형성되고, 상기 도전체는 상기 공통전압 인가 라인과 연결된 것을 특징으로 하는 액정표시장치.

**【청구항 17】**

제 10 항에 있어서, 상기 제 2 기판은 상기 공통전극 및 상기 제 2 투명기판의 사이에 배치되어 상기 화소전극에 대응하는 부분에 개구가 형성된 격자 형상의 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 18】**

제 10 항에 있어서, 상기 제 2 기판은 상기 공통전극의 상면에 배치되어 상기 화소전극 및 상기 도전체에 대응하는 부분에 개구가 형성된 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 19】**

제 10 항에 있어서, 상기 도전체 중 상기 공통전극과 마주보는 곳에는 제 1 요철부가 형성되고, 상기 공통전극 중 상기 도전체와 마주보는 곳에는 제 1 요철부와 마주보는 제 2 요철부가 형성되는 것을 특징으로 하는 액정표시장치.

**【청구항 20】**

제 1 항에 있어서, 상기 절연체는 상기 공통전극 및 화소전극 사이의 셀 갭을 유지하기 위해 기둥 형상을 갖는 스페이서인 것을 특징으로 하는 액정표시장치.

**【청구항 21】**


제 1 항에 있어서, 상기 제 1 기판은 제 1 표시영역의 상기 화소전극에 화소전압을 인가하기 위해 매트릭스 형상으로 배치된 박막 트랜지스터 및 상기 박막트랜지스터에 연결된 게이트 버스 라인 및 데이터 버스 라인을 포함하는 복수개의 화소를 더 포함하는 것을 특징으로 하는 액정표시장치.

**【청구항 22】**


제 1 항에 있어서, 상기 공통전극은 상기 제 2 주변영역의 일부로 연장되고, 상기 도전체는 상기 공통전극 중 연장된 부분과 접촉하는 것을 특징으로 하는 액정표시장치.

【도면】


【도 1】




【도 2】



【도 3】




【도 4】







【도 5】




【도 6a】




【도 6b】




【도 7a】




【도 7b】




【도 8a】




【도 8b】




【도 9a】




【도 9b】



【도 10a】




【도 10b】







【도 11a】




【도 11b】




【도 12a】




【도 12b】




【도 13】




【도 14】



【도 15】




【도 16】






【도 17】







【도 18】



【도 19】



【도 20】



【도 21】

